Die digitale Signalverarbeitung dominiert immer mehr die Produkteigenschaften. Gewöhnlich wird diese als Software in Prozessoren implementiert. Steigende Anforderungen werden meist durch steigende Taktfrequenzen, verbunden mit einem höheren Energieverbrauch, befriedigt. Eine Alternative stellt die Informationsverarbeitung in PLDs und ASICs dar. Da es hier keine exklusiven Betriebsmittel wie eine Arithmetik-Logik-Einheit gibt, kann die Verarbeitung parallel erfolgen. Gegenwärtig ist die breite Anwendung jedoch noch problematisch, da es keine einheitlichen Bibliotheken und Entwicklungswerkzeuge für den fachfremden Ingenieur gibt. Die Verwendung eines Blockdiagrammeditors vereinfacht die Spezifikation des Algorithmus, jedoch fehlt immer noch eine Bibliothek mit vorgefertigten Operatoren. In dieser Arbeit wurde eine solche Bibliothek auf bitserieller Basis entwickelt. Der bitserielle Ansatz erlaubt die Implementierung einfacher und schneller Operatoren, die sich leicht auf eine beliebige Wortbreite skalieren lassen. Durch die Übertragung der Operanden im Zeitmultiplex entfällt die implizite Kennzeichnung der Wertigkeit der Bits durch die Signalleitung. Durch Einführung eines Synchronisationsbusses konnte eine alternative Kennzeichnung geschaffen werden. Aufgrund der parallelen Informationsverarbeitung durchlaufen die Operanden unterschiedliche Signalketten und treffen u.U. mit unterschiedlichen Verzögerungen an einem Operator zusammen. Diese Verzögerungen sind auszugleichen, jedoch müssen sie dazu dem Operator bekannt sein. Dazu wurde ein automatisches Synchronisationsverfahren implementiert, welches dem Anwender die aufwändige und fehleranfällige Spezifikation der Operandenverzgögerungen abnimmt. Zur Vervollständigung wurden die Bibliothek und das Synchronisationsverfahren in einen Blockdiagrammeditor eingebunden, so dass eine einfache Anwendung möglich ist.
